KIP-Veröffentlichungen

Die erste Stufe des Kalorimeter-Triggers des ATLAS Experiments am CERN untersucht innerhalb von ∼2 us 7200 analoge Kalorimeter-Signale, um Objekte mit hoher transversaler Energie zu identifizieren und Energiesummen zu erstellen. Er besteht aus dem PreProcessor, welcher die Kalorimeter-Signale digitalisiert, sie der korrekten Strahlkreuzung des LHC zuordnet und sie bezüglich der transversalen Energie kalibriert, sowie zwei Prozessoren, welche zu jeder Strahlkreuzung die Ergebnisse des PreProcessors analysieren um Elektronen, Photonen, τ -Teilchen und Jets zu identifizieren und um die fehlende sowie die gesamte Transversale Energie zu berechnen. Um die für Run-2 erwarteten höheren Raten und den erhöhten Pile-Up zu verarbeiten, wurden die ASIC-basierten Multichip Module, welche die Signalverarbeitungsalgorithmen implementieren, im Rahmen des ersten langen Shutdown des LHC durch verbesserte, FPGA-basierte Module ersetzt. Die Signalverarbeitung des neuen Multichip Moduls basiert auf der Run-1 Implementierung und erweitert diese durch verbesserte Rauschfilter, unabhängige Energiekalibrationen für elektromagnetische und hadronische Objekte, Verbesserungen bei der Prozessierung saturierter Signale und eine für jede Strahlkreuzung berechnete Pile-Up Korrektur. In dieser Arbeit wird das neue Multichip Modul beschrieben, mit einem Fokus auf die Verbesserungen der Signalverarbeitungsalgorithmen und der daraus resultierenden verbesserten Performance des Level-1 Kalorimeter-Triggers in Run-2.

The Level-1 Calorimeter Trigger of the ATLAS experiment at CERN analyses 7200 analogue signals from the calorimeters within ∼2 us to identify objects with high transverse energy and to determine energy sums. It consists of a PreProcessor, which digitises the signals, assigns them to the correct LHC bunch crossing and calibrates them to transverse energy, and two object finding processors. During the first long shutdown of the LHC, the main processing unit of the PreProcessor, the ASIC-based Multichip Module, was replaced by an improved FPGA-based version to adapt to the increased rates and pile-up that are expected for Run-2. The new Multichip Module builds upon the Run-1 signal processing implementation and expands it with enhanced noise filtering techniques, independent energy calibration for electromagnetic and hadronic objects, improved processing of saturated signals and bunch-crossing-wise pile-up subtraction. This thesis describes the new Multichip Module, focussing on the improvements to the signal processing algorithms and the increased performance gained by their implementation.